طراحی سیستم های بسیار بزرگ و پیچیده روی یک تراشه واحد مشکل است و از قانون خاصی نیز تبعیت نمی کند. صنعت EDA تلاش می کند با فراهم کردن ابزار و متدولوژی های مورد نیاز، به کارگیری مجدد قطعات، ساختارها و کاربردها را امکان پذیر سازد. از آنجا که نیاز به سازماندهی تعداد زیادی از هسته های IP در یک تراشه با بهره گرفتن از زیرساخت ارتباطی استاندارد در طراحی SOC احساس می شد، این موضوع ابتدا طراحان را به استفاده از روش طراحی مبتنی بر بستر رهنمون گردانید. بسترها تنها دارای ارتباطات مبتنی بر گذرگاه هستند. بنابراین طراح می بایست با پیکره بندی و برنامه ریزی هسته های IP متصل شونده به گذرگاه ها، سیستم جدید را ایجاد می کرد. اما کم کم احساس نیاز به نوع کارآمدتری از شبکه ارتباطات احساس می شد، که بتوانند ارتباطات در SOC های بزرگ و پیچیده را حمایت کند. بدین ترتیب ایده شبکه روی تراشه مطرح شد. اولین حسن NOC آنست که راه حلی برای مشکلات الکتریکی در تکنولوژی های زیر میکرون به حساب می آید زیرا سیم کشی های عمومی و حجیم را ساختاربندی و مدیریت می کند. به علاوه، کارآمدتر، قابل اطمینان تر و مقیاس پذیرتر نسبت به گذرگاه های معمول است. شبکه قابل پیکره بندی و مقیاس پذیر روی تراشه، بستر انعطاف پذیری است که می تواند با نیازهای کاربردهای مختلف منطبق شود. اما در ساخت این تراشه ها، هنوز مشکلاتی نظیر هزینه ارتباطات بین مولفه ها و احتمال بروز خرابی های غیرقابل پیش بینی در مولفه ها و مدارات ارتباطی وجود دارد. از اینرو تحمل پذیری خطا در ارتباطات، نقش مهمی در گسترش معماری شبکه روی تراشه دارد. در این پروژه روش های مختلف تحمل پذیری خطا در شبکه های روی تراشه و شبکه های کامپیوتری مورد بررسی و تحلیل قرار گرفته و یک روش جدید ارائه شده است. ادامه پایان نامه به صورت زیر می باشد: فصل اول به بیان هدف و پیشینه تحقیق می پردازد. فصل دوم ی بر خصوصیات شبکه و شبکه های سوئیچینگ بسته ای که برای شبکه روی تراشه پیشنهاد شده اند داشته، روش های طراحی شبکه روی تراشه را معرفی می کند. فصل سوم خرابی ها، روش های مدلسازی خرابی و الگوریتم های تحمل پذیر خطای موجود برای شبکه روی تراشه را شرح می دهد. فصل 4 به تشریح الگوریتم پیشنهادی می پردازد. فصل 5 در رابطه با جزئیات شبیه سازی و ارزیابی نتایج شبیه سازی می باشد. نتیجه گیری کلی و پیشنهادات نیز در ادامه ارائه شده اند.
